次世代のサーバー/ハイエンドPC向けDRAMモジュール「DDR5 DIMM」
福田 昭
下一代面向服务器/高端PC的DRAM模块”DDR5 DIMM”介绍
米国の半導体標準規格策定を目的とする業界団体JEDECは、次世代のサーバー/ハイエンドPCに向けたDRAMモジュール「DDR5 DIMM(Dual In-line Memory Module)」の技術仕様を策定中である。
美国专门进行半导体标准制定的业界团体JEDEC目前正在制定面向下一代服务器和高端PC平台的DRAM模块“DDR5 DIMM”的技术规格。
既報(次世代のサーバー/ハイエンドPC向けDRAM「DDR5メモリ」参照)のとおり、JEDECは次世代のサーバー/ハイエンドPCに向けたDRAM「DDR5 DRAM」の技術仕様を策定している。DDR5 DIMMは、このDDR5 DRAMを搭載するモジュールである。この策定作業はDRAMチップと同様に、来年(2018年)には完了させる予定だ。実際に製品が登場するのは、2020年頃になると見られる。
目前相关的技术指标仍然在讨论中。不过预计DIMM模组和DRAM芯片的标准将在2018年一同亮相。但是实际有产品登场估计会在2020年的时候。
3種類のグレードがあるDRAM DIMM
DDR5 DIMMの概要を説明するまえに、標準的なDRAMモジュールであるDRAM DIMM(注: 以降はとくに断らないかぎり、DRAM DIMMを「DIMM」とだけ表記する)についておさらいしておこう。
科普：DRAM DIMM拥有三个等级
在对DDR5的DIMM说明之前，首先想要为大家预先复习一下标准DRAM模组的DRAM DIMM的相关知识。
サーバー/ハイエンドPC 向けのDIMMにはおおよそ、3種類のモジュールが存在する。性能とコストがともに低い側から高い側に並べると、「UDIMM(アンバッファDIMM: Unbuffered DIMM)」、次に「RDIMM(レジスタ付きDIMM: Registered DIMM)」、最後に「LRDIMM(負荷低減DIMM: Load Reduced DIMM)」となる。3種類のグレードがあるとも言える。
面向服务器和高端PC平台的DIMM大致上可以分为三种模块类型。按照性能与成本综合考虑的由低向高排列，分别是UDIMM，Unbuffered DIMM，接下来是RDIMM，即带有寄存器的DIMM，Registered DIMM，最后是LRDIMM，即低负载DIMM，Load Reduced DIMM。它们之间因为存在显著的差异，甚至可以称为三个级别。
UDIMMは基本的には、DIMMボードにはDRAMチップとSPD(Serial Presence Detect)チップ(SPDチップについてはセンチュリーマイクロの嶋野氏の解説記事(メモリモジュールに“SPD”という情報があるのを知っていますか?)が詳しい)しか載っていない。このため、もっともコストが低い。一方で信号波形を整形する仕組みがあまりないので、メモリチャンネルに接続できるDIMMの枚数とランク数、メモリチャンネルのデータ転送速度(帯域幅)は、少なく低くなる。
UDIMM就是DIMM基板上除了DRAM芯片和SPD（Serial Presence Detect）芯片外，基本上就什么都没有了。因此它的成本非常低廉。不过因为它没有整形信号波形的能力，能够连接的内存通道数和Rank数，甚至包括内存通道的传输速度（带宽）都要少一些。
RDIMMは、DIMMの入出力信号のなかでアドレス(Add)/コマンド(Cmd)信号を「RCD(Register Clock Driver)」と呼ぶICチップでバッファすることで、信号波形をきれいに整形したDIMMである。言い換えると、DIMMボードにはDRAMとSPDのほかに、RCDが載る。RCDの搭載によってDIMMボードのコストは高くなるものの、UDIMMに比べるとメモリチャンネルに接続可能なDIMMの枚数とランク数は増加する。
而RDIMM就是在处理DIMM的输入输出信号的时候，使用了一种能够对其中的Add（地址）和Cmd（命令）信号进行缓冲的IC芯片，一般被称为RCD（Register Clock Driver），是一种能够整形信号波形的DIMM。因为搭载了RCD，所以DIMM基板的成本会上升不少，不过对比起UDIMM而言可连通的内存通道数和Rank数都增加了。
DDR RDIMM(レジスタ付きDIMM)ボードの構造。Montage TechnologyのDesi Rhoden氏が2014年10月にJEDECのイベント「Server Forum」で講演したときのスライドから
DDR RDIMM（Registered DIMM）基本构造展示。
DDR4 RDIMMボードの構造。DRAMチップを「フラワー(Flower)(花)」あるいは「ウインドミル(Windmill)(風車)」と呼ぶレイアウトで配列した例。このほかに、DRAMチップをまったく同じように整列させた「バーチカル(Vertical)」と呼ぶレイアウトがある。Montage TechnologyのDesi Rhoden氏が2014年10月にJEDECのイベント「Server Forum」で講演したときのスライドから
DDR4的RDIMM基板结构展示。DRAM芯片呈现出犹如花或是风车一般排列的Layout。此外还有DRAM芯片十分规整排列的Layout，称为垂直排列（Vertical）。
そしてLRDIMMは、DIMMの入出力信号のなかでアドレス(Add)/コマンド(Cmd)信号だけでなく、データ(Data)信号もバッファすることで信号波形をきれいに整形したDIMMである。言い換えると、DIMMボードにはDRAMチップとSPDチップのほかに、RCDチップとDB(Data Buffer)チップが載る。DIMMボードのコストはもっとも高くなるものの、メモリチャンネル当たりのDIMM枚数とランク数を多くとれ、帯域幅を高く確保しやすい。
最后关于LRDIMM，不仅缓冲了DIMM输入输出信号中的Add和Cmd指令，包括数据信号本身也将被缓冲，所有信号波形都将被非常整齐的整形。换言之，DIMM基板上除了DIMM芯片、SPD芯片外，还有RCD芯片和DB（Data Buffer）芯片。这种DIMM基板的成本是最高的，当然也拥有最多的每内存通道的DIMM数量和Rank数量，能最大程度的保证高宽带。
DDR4 LRDIMM(負荷低減DIMM)ボードの構造。中央にアドレス(Add)/コマンド(Cmd)信号バッファのDDR4 RCDチップ、DRAMチップとDIMM信号ピンの間にDDR4 DB(データバッファ)チップを配置している。Montage TechnologyのDesi Rhoden氏が2014年10月にJEDECのイベント「Server Forum」で講演したときのスライドから
DDR4 LRDIMM（低负载DIMM）基板的构造展示，中间是用于Add/Cmd信号缓冲的DDR4 RCD芯片，DB芯片则配置在DRAM芯片和DIMM针脚之间。
DDR4 LRDIMMボードを搭載したメモリサブシステムの構成例。Montage TechnologyのDesi Rhoden氏が2017年6月にJEDECのイベント「Server Forum」で講演したときのスライドから
上图是采用DDR4 LRDIMM基板构建的内存子系统的例子
電圧レギュレータをDIMMに載せる
DDR4世代のDIMMとDDR5世代のDIMMにおける最大の違いは、電圧レギュレータの搭載だ。DDR4世代までは、メモリコントローラを載せたボード(通常はマザーボード)に電圧レギュレータを載せ、DIMMの複数種類の電源ピンを通じてDRAMに電源電圧を供給していた。
集成稳压器单元（Voltage Regulator）的DIMM架构
DDR4和DDR5在DIMM上最大的不同就是DDR5集成了稳压器单元。DDR4及前代的DIMM使用的都是内存控制器的基板（通常都是主板）上的稳压器单元，然后与DIMM上各种针脚相连接，通过这种方式为DRAM提供的电压。
しかしDDR5世代では、従来の手法では安定な電源電圧の供給が困難になる。DDR5 DRAMの技術仕様では、電源電圧の変動幅が±3％に縮まるからだ。DRAMの電源電圧は1.1Vになると決まっているので、許容できる変動幅は±0.033V(33mV)にすぎない。電源電圧の変動を抑えることは、DRAMの入出力データ転送速度を安定に高めるためには、きわめて重要である。
但到了DDR5上这种方式已经很难提供稳定的电压了。DDR5的DRAM技术规格中，电源电压的变动幅度被缩小到±3％里。因为DRAM的驱动电压是1.1V这个是已经确定的数值了，所以能够允许的变动幅度也就±0.033V(33mV)。如果能够控制住电压的变动，那么DRAM的输入输出速度的稳定性也会增强，是极其重要的性能指标。
そこでDDR5 DIMMでは、DIMMボードに「PMIC (Power Management IC)」と呼ぶ電圧レギュレータICを搭載し、DRAMに電源を供給する。電圧レギュレータICの搭載は、安定な電源電圧を供給することのほか、DIMMのピン数を節約するという意味もある。
所以，在DDR5的DIMM基板上，引入了一种被称为PMIC（Power Management IC）的稳压器单元，专门为DRAM供电。安装稳压器单元除了为DRAM芯片提供稳定的电压外，也意味着可以削减一定的DIMM的针脚数量。
DDR4 DIMMのメモリサブシステムでは、マザーボードに電圧レギュレータ(VR)を載せていた(左)。次世代のDDR5 DIMMでは、DIMMボードに電圧レギュレータ(PMIC)を載せる。IDTのSam Patel氏が2017年6月にJEDECのイベント「Server Forum」で講演したときのスライドから
左边是使用DDR4 DIMM的内存子系统示意图，其使用的稳压器单元来自于主板集成的芯片。右边是下一代DDR5 DIMM，直接在DIMM基板上集成了稳压器单元。
DDR5 DIMM向け電圧レギュレータ(PMIC)の概要。Sam Patel氏が「Server Forum」で講演したときのスライドから
为DDR5 DIMM专门设计的稳压器单元（PMIC）的技术概要
入出力バス幅は80bitに拡大
DIMMボードのピン数は、現行のDDR4世代が片面144ピンずつあり、合計で288ピンだった。次世代のDDR5 DIMMでも、DIMMボードのピン数は変わらない。片面144ピン、両面で288ピンである。
输入输出总线位宽扩大到80bit
算一下DIMM基板上的金手指针脚数量（pin），目前DDR4是单面144针，双面共计288针。下一代DDR5上数量没有变化仍然是144/288的配置。
ただし、入出力信号のバス幅とアドレス(Add)/コマンド(Cmd)信号のバス幅は大きく変わる。まず、入出力信号のバス幅はDDR4世代が72bitであるのが、DDR5世代では80bitに増える。具体的には、DDR4世代では64bitの入出力信号に対して8bitのパリティ信号を追加していたのが、DDR5世代では64bitの入出力信号に対して16bitのパリティ信号を付加する。パリティ信号の増加によって誤り訂正能力を強める。
但是，输入输出信号的位宽和Add与Cmd信号的总线位宽将大幅度的强化。首先输入输出信号的位宽从DDR4的72bit扩展到DDR5的80bit。具体的构成是，DDR4中有64bit的输入输出信号，追加8bit的奇偶校验位，而在DDR5中同样是64bit的输入输出信号但加上的是16bit的奇偶校验位。增强的奇偶校验位带来了更强的纠错能力。
アドレス(Add)/コマンド(Cmd)信号のバス幅は、DDR4世代では24bitのシングルチャンネルだった。DDR5世代では、7bitのデュアルチャンネル、合計で14bitに変わる。また信号の送信速度をDDR4世代のSDR(Single Data Rate)から、DDR5世代ではチャンネル当たりでDDR(Double Data Rate)に高める。デュアルチャンネル化と送信速度の向上によってDIMMのピン数を削減しつつ、短い所要時間でアドレス(Add)/コマンド(Cmd)信号の入力を完了させる。
Add/Cmd信号的位宽在DDR4时代是24bit的单通道规格的。DDR5这代开始，将采用7bit双通道，也就是合计14bit的规格。同时，DDR4时候的传输速度是单倍传输率（SDR，Single Data Rate），而DDR5时代采用每通道双倍传输率（DDR，Double Data Rate）的规格，传输速度有所上升。由于采用了这种双通道化的规格，传输速度提升的同时，还削减了所需要占用的DIMM针脚数，Add和Cmd命令输入的时间也将降低。
LRDIMM(負荷低減DIMM)におけるDDR4(上)とDDR5(下)の比較。Montage TechnologyのDesi Rhoden氏が2017年6月にJEDECのイベント「Server Forum」で講演したときのスライドから
LRDIMM规格下的DDR4与DDR5的对比
RDIMM(レジスタ付きDIMM)におけるアドレス(Add)/コマンド(Cmd)信号をDDR4(左)とDDR5(右)で比較。IntelのJohn Halbert氏が2017年6月にJEDECのイベント「Server Forum」で講演したときのスライドから
RDIMM规格下的Add/Cmd信号处理上，DDR4（左）与DDR5（右）的对比
DDR4 DIMMからDDR5 DIMMへのおもな変化。JEDECなどの公表資料を基に筆者がまとめたもの
DDR4 DIMM到DDR5 DIMM主要的变化
DIMMボードの外形寸法は、DDR4世代では長さが133.5mm、高さが31.25mmだった。DDR5世代では、ピン数が変わらないことから、長さは133.5mmを維持すると見られる。高さは基本的には変わらないものの、電圧レギュレータ(PMIC)の追加というペナルティがあるため、わずかに高くなることが考えられる。DIMMボードを載せるメモリサブシステムに空間的な余裕はさほどなく、ボードの寸法があまり拡大することは許されない。
DIMM基板的外形尺寸变化不大，DDR4的时候是133.5mm长度 * 31.25mm高度。DDR5因为针脚总数是没有变化的，虽然高度也没什么大的变化，不过因为追加了稳压器单元的元部件，高度可能会有些许微调。大概是因为使用DIMM基板的内存子系统自身没有多少空间的缘故，基板尺寸的剧烈变化是不被允许的。
メモリサブシステムの帯域幅は300GB/秒を突破
DRAMモジュール(DRAM DIMM)によって構成するメモリサブシステムは、DDR5世代への移行によって帯域幅(データ転送速度)が大幅に向上する。DDR4世代のメモリサブシステムは、メモリチャンネルの数が4チャンネルあるいは6チャンネルである。これがDDR5世代では、12チャンネルに増える。DRAM(あるいはDIMM)のピン当たりの帯域幅が同じだとしても、メモリサブシステムとしての帯域幅は2倍～3倍に増えることになる。
内存子系统的带宽突破300GB/s
使用DRAM模块构成的内存子系统在升级到DDR5世代后，带宽（数据传输速度）将会大幅度的上升。以DDR4为基础的内存子系统一般也就是4通道或者6通道。而DDR5则提升到了12通道。就算单位针脚的带宽是相同的，作为整个子系统来说带宽也相当于提升了2倍到3倍。
一方、メモリチャンネル当たりに実装可能なDIMMボードの枚数は減少する。DDR4世代では、4チャンネルの場合に最大で3枚のDIMMボードを実装できた。これがDDR5世代では、最大で2枚に減少する。そしてDIMMボード当たりで2チャンネルのメモリチャンネルをDDR5世代では扱うので、チャンネル数が増えてもメモリサブシステムのDIMMボード枚数は12枚で、DDR4世代の6チャンネル構成と変わらない。つまり、DRAMの記憶容量と搭載数(DIMMボード1枚当たり)が同じだと、メモリサブシステム全体の記憶容量は増えない。帯域幅の向上を優先したアーキテクチャとなっている。
另外一方面，单位通道数能够安装的DIMM基板数量有所减少。DDR4中，开通4通道的时候，最多可以安装三枚DIMM内存（组成一组4通道）。而DDR5中减少到了两枚。不过在DDR5中，每根DIMM基板都对应两个通道，所以从构成数量上来看和DDR4的6通道是一样的。这是一种优先提高带宽的构架，而在内存子系统的总容量上并没有增加。
DDR4 DIMMによるメモリサブシステムのアーキテクチャ。左は4チャンネル、右は6チャンネルの場合。Montage TechnologyのDesi Rhoden氏が2017年6月にJEDECのイベント「Server Forum」で講演したときのスライドから
DDR4 DIMM的内存子系统构架展示。左边是4通道，右边是6通道（第二代DDR4）。
DDR5 DIMMによるメモリサブシステムのアーキテクチャ。メモリチャンネルの数は、12チャンネルに増大する。ただしDIMM1枚が2チャンネルを扱うので、DDR4の6チャンネル構成とDIMMボードの合計枚数は変わらない。Montage TechnologyのDesi Rhoden氏が「Server Forum」で講演したときのスライドから
DDR5 DIMM的内存子系统构架展示。内存通道数扩展到12通道。不过一枚DIMM可开启两个通道，所以总的DIMM基板数量和DDR4的6通道相比没有变化。
DRAMモジュール(DIMM)のトレンド。端子数(ピン数)と動作周波数、記憶容量が増加し、電源電圧が下がってきた。筆者が公表資料を基にまとめたもの
DRAM模块的趋势图。可以看到随着针脚数、频率和容量的增加，电源电压持续下降。
DRAMモジュール(DIMM)のトレンド(続き)。モジュールとメモリサブシステムの帯域幅が向上し、メモリチャンネル当たりのモジュール枚数は減少してきた。筆者が公表資料を基にまとめたもの
继续上图。模块与内存子系统的带宽越高，单位内存通道所需要的DIMM数量减少。
差動伝送で帯域幅の向上とピン数の削減を両立
利用差分传输技术，在提升带宽的同时减少针脚数量
これまで説明してきたDDR5世代のDIMMは、過去のDDR世代のDIMM技術の延長線上に存在している。すなわち、既存技術の改良による帯域幅(データ転送速度)の向上という手法である。これに対し、既存技術からやや離れた技術仕様のDIMMが、DDR5世代では検討されている。
上面所介绍的DDR5的DIMM技术都是过去DIMM技术的延伸，也就是基本上都是对现存技术进行改良从而实现的带宽提升。与之相对的，DDR5中也有和现存技术稍微有些区别的技术规格，目前仍在探讨中。
それは信号伝送の方式を、既存技術のシングルエンド方式から、差動(ディファレンシャル)方式へと変更することで、帯域幅を上げることだ。JEDECではこのDIMMを、「DDIMM(差動DIMM: Differential DIMM)」と呼んでいる。差動方式の導入によって帯域幅(データ転送速度)を大幅に引き上げるとともに、DIMMのピン数を削減する。
该技术就是来自传输信号方式的改变。从现存技术的单端模式（single-end），改变为差分模式（differential），同样也可以提高带宽性能。JEDEC为其命名为DDIMM（Differential DIMM）。据说使用这种技术可以大幅度的提高带宽，同时削减DIMM所需针脚数。
DDIMMでは、DRAMの入出力信号をほぼすべて「ユニファイドバッファ(UB: Unified Buffer)」と呼ぶバッファに集め、8bit幅の差動信号に変換してからDIMMボードのピンに接続する。データの入出力は双方向ではなく、DRAMへのデータ書き込み(ダウンストリーム(DS))とDRAMからのデータ読み出し(アップストリーム(US))を分離している。ダウンストリーム(DS)とアップストリーム(US)はそれぞれ2チャンネルあり、合計で32bit幅となる。差動伝送なので、ピン数は64ピンとなり、既存技術のDDR5 DIMMの80ピンに比べるとピン数が減少する。
在DDIMM中，DRAM的输入输出信号几乎全部都会先载入到一种叫做统一缓冲区（Unified Buffer）的缓冲集中，然后再转换为8bit的差分信号，随后才通过DIMM基板的针脚进行交换。传输技术细节上，并不是在同一组通道上进行输入和输出双方向的传输，而是将DRAM的下行（downstream）和上行（upstream）信号分离开来，各使用两个通道来传输，共计有32bit的位宽。通过应用这种差分传输的方式，所需针脚数为64pin，比起只采用旧技术升级版的DDR5（80pin）来说针脚数有所减少。
DDR5 DRAMを搭載するDDIMMのピン数は200ピンである。先ほどまで説明していたDDR5 DIMM(RDIMMやLRDIMMなど)が288ピンであるのに比べると、大幅に減少する。したがってDIMMボードの小型化を狙える。
使用了DDR5 DRAM的DDIMM的针脚数为200pin，比起没有DDR5 DIMM（例如RDIMM或LRDIMM）的288pin来说，算是大幅度的减少了不少，为DIMM基板小型化提供了基础。
ピン(差動対)当たりのデータ転送速度は25.6Gbps以上と、きわめて高い。25.6Gbpsの場合に読み出しあるいは書き込みの帯域幅は最大で「25.6×8×2/8」、すなわち51.2GB/sとなる。これはピン当たり3.2Gbpsでデータを転送するDDR5 LRDIMMの約2倍の帯域幅に相当する。
每个针脚（差分对）的传输速度为25.6Gbps以上，很快，非常快。基于这个数值，读取或者写入的带宽最大可达到51.2GB/s（25.6*8*2/8）。而对比起来，DDR5 LRDIMM只有每针脚可怜的3.2Gbps，差分型的带宽是其两倍。
DDR5 DDIMM(差動DIMM)の概要。IBMのK. H. Kim氏が2017年6月にJEDECのイベント「Server Forum」で講演したときのスライドから
DDR5 DDIMM（差分型DIMM）的技术概要
DDR5 DDIMMのピンレイアウトの例。IBMのK. H. Kim氏が「Server Forum」で講演したときのスライドから
DDR5 DDIMM的针脚layout例子
ユニファイドバッファ(UB:Unified Buffer)の概要。IBMのK. H. Kim氏が「Server Forum」で講演したときのスライドから
统一缓冲区（Unified Buffer）的技术概要
FBDIMMの復活と改良でDDIMMを実現
DDR系DIMMの歴史に詳しい方はすでにお気づきかと思うが、DDR5 DDIMMはDDR2 DRAM世代で登場して消えていった「FBDIMM(フルバッファDIMM: Fully Buffered DIMM)」技術と似ている。
FBDIMM的复活与改良成就了DDIMM
对DDR DIMM历史比较熟悉的同学们估计已经发现了，这个DDIMM技术与在DDR2时代登场但是随即消亡了的FBDIMM（全缓冲内存模组，Fully Buffered DIMM）技术十分类似。
FBDIMMはDDIMMと同様に、高速伝送のために差動伝送を採用した。このために「AMB(Advanced Memory Buffer)」と呼ぶ統合バッファを搭載し、DDR2 DRAMチップの入出力信号(シングルエンド信号)をAMBで差動信号に変換していた。ちなみにアップストリームは10bit幅、ダウンストリームは14bit幅とやや広め。DIMMボードのピン数は240ピンとほかのDDR2 DIMMと同じである。
首先，FBDIMM和DDIMM同样都是采用了差分传输的方式，目的也都是提供较高的传输速度。为此，当时的FBDIMM搭载了被成为AMB（先进内存缓冲,Advanced Memory Buffer）的缓冲区芯片，将DDR2 DRAM芯片的输入输出信号，通过AMB先变换为差分信号。不过上下行并非对称，上行为10bit位宽，下行稍微大一些，为14bit位宽。DIMM基板的针脚数为240pin，和DDR2 DIMM相同。
FBDIMMは優れた技術だったのだが、DDR3世代には受け継がれることなく、DDR2世代かぎりで消えていった。その大きな理由は3つある。1つは、AMBの搭載によるコストの上昇がかなり大きかったこと、もう1つは、FBDIMM技術の特許を所有する企業が使用料を請求したため、コストがさらに上乗せされたこと、最後に、DDR2世代の性能向上(動作周波数の向上)が予想外に進んだことでFBDIMMの優位性が損なわれたことである。
FBDIMM明明是更加先进的技术，但是在DDR3时代却没有延续下去，而是仅仅在DDR2时代昙花一现。最主要的理由有三个，第一个自然是安装AMB后，成本大幅度上升。另外一个是因为FBDIMM的技术专利需要支付高昂的费用，成本进一步发展到不可接受的地步。最后，DDR2时代的时候内存性能令人意想不到的大幅度提升（主要依靠频率的提升），对比一下，发现FBDIMM的性能优势也没那么明显了。
メインメモリの不揮発化という大きなうねり
DDR5で提案されているDDIMMは、FBDIMMと同じ轍を踏むのだろうか。それとも、次々世代(DDR6世代?)では本命となっていくDIMM技術なのだろうか。予測は簡単ではないものの、DDR2世代に比べると明確なことがある。既存技術、すなわちシングルエンドが現在では、行き詰まりつつあることだ。その点では、差動伝送は有利だと言える。ただし統合バッファの搭載によるコストの増大は、現在でも無視できない。
非易失性入场，内存历史级的变迁
本人猜想DDR5的DDIMM方案可能也会重蹈FBDIMM的覆辙吧。那么在下一个世代（DDR6）这种方案会成为主流么？虽然预测一直不是那么简单的事情，不过和DDR2时代的状况相比，已经算是比较明确了。目前的方案，也就是说采用single-end模式的内存，逐渐进入瓶颈期，这对采用差分传输技术来说是有利的。但是采用大一统的缓冲区，所带来的巨大成本也是目前很难无视的问题。
一方でDDIMMでピン数が大幅に削減されていることは、ピン数を揃えることで小型化よりもフォームファクタの互換性を重視したFBDIMMとは、設計思想が違うことがうかがえる。差動伝送では、メモリチャンネル当たりに搭載可能なDIMMボードの枚数が増えるので、ボードの外形寸法が小さくなることは実装占有空間の節約につながるのでありがたい。
不过换个角度来看，DDIMM通过削减针脚数后可以用在小型化平台上，和非常重视与Form Factor兼容性（不愿意削减针脚）的FBDIMM相比，可能在设计思想上还是有所不同的。虽然单位内存通道可以安装的DIMM基板数量有所增加，但是基板的尺寸缩小不少，在实际安装时可以有效节省空间，这是非常难得的。
DDIMM登場の背景にあるのは、不揮発性メモリを搭載するモジュール「NVDIMM(Non-Volatile DIMM)」がDDR4世代から普及しはじめると見られることだ。NVDIMMはこれもJEDECが技術仕様を策定中で、おもに3種類のNVDIMMが規格化されることが決まっている。同時にDDR4 DRAMモジュールのLRDIMM(負荷低減DIMM)規格は、第2世代からはNVDIMMとの混載を前提としたものに変更された。具体的には、RCD(Register Clock Driver)の仕様がNVDIMM対応に変えられた。
DDIMM之所以登场的背景是在DDR4时代就看到了非易失性的内存模组（NVDIMM（Non-Volatile DIMM））技术开始普及开来。NVDIMM这个技术目前也在JEDEC的技术规格讨论中，总的来说还是分为三种类型。同时，采用DDR4 DRAM模组的LRDIMM规格，从第二代开始决定和NVDIMM混搭。具体来说，就是将RCD的规格升级成为能够应对NVDIMM的模式。
このNVDIMMの搭載を前提とするサーバー/ハイエンドPCのメインメモリのトレンドは、DDR5 DIMMにも受け継がれる。UDIMM、RDIMM、LRDIMMのなかでハイエンドのLRDIMMは、DDR4の第2世代と同様にNVDIMMの混載が規格化される。
默认就使用NVDIMM是目前服务器向/高端PC向主内存的设计趋势，DDR5的DIMM也将完整继承这一设计思路。UDIMM、RDIMM、LRDIMM这三种规格中最高端的LRDIMM将和DDR4第二代一样采用和NVDIMM混搭的规格。
DRAM DIMMとNVDIMMの混載は、高速に書き換えを繰り返すデータよりも、書き換えの頻度が少なくてアクセスの主流が読み出しであるデータと相性が良い。それではデータを頻繁に書き換える高速書き換えの用途をになうのは、何になるのだろうか。この部分をになうのが、DDIMMだとも見える。DDIMMはNVDIMMとは技術仕様がまったく違うので、混載は考えにくい。
DRAM DIMM与NVDIMM混搭带来的特性是，比起需要高速反复读写的数据而言，更适合复写频率较低，以访问为主的数据。那么对于那些要频繁或高速复写用途的任务又该如何处理呢。最擅长承担这个任务的是DDIMM，不过DDIMM和NVDIMM在技术规格上完全不一样，很难想象如何混搭在一起。
ただしFBDIMMでもそうだったのだが、DDIMMにも遅延時間(レイテンシ)が相当に長いという弱点が存在する。小容量データのランダムアクセスが続くと、差動DIMMはその利点を活かせない。長大なストリーミングデータを高速に書き込む用途が、DDIMMには適している。
这个矛盾在FBDIMM中也存在过。DDIMM天生就有延迟比较高的缺点，如果长期从事于较小数据的随机访问，将很难利用到差分式DIMM的优点。DDIMM的特性也只适合于巨大的存储型数据的高速写入。
DDR5世代のDIMMに関する技術仕様は、詳細がまだ決まっていない。変更の可能性が残る。詳細が固まると見られる来年を、辛抱強く待ちたいと思う。
DDR5时代的DIMM相关技术规格的细节还没有完全定型，留有诸多可能变化的地方。我们继续期待明年规格冻结为我们带来的更多详细细节。
评论
不想看全文的帮你们总结。
1，ddr5自带稳压器单元，更稳定，更好超频。
2，每根dimm内部已组双通道
3，差分式全缓冲式dimm复活
4，ddr4第二代/ddr5 lrdimm（未定案）将和非易性内存混搭
评论
关键是我现在DDR4都还没没钱插满...
评论
D-DIMM注定重蹈FB-DIMM覆辙, LRDIMM只会越来越强大, 这一代DDR4 LRDIMM vs RDIMM在1DPC下已经基本没有短板
另外看到LRDIMM Add/Cmd改成DDR后多了1个校验Die, 再加上一个PMIC, PCB上似乎有些拥挤
这个2CH/DIMM很激动人心啊, 四/六/八通道直接变八/十二/十六通道, 同DIMM数量下带宽翻倍
DDR5目测沿用了DDR4的Prefetch+Bank Grouping, 那么这个6400MT/s的Spec极限频率真的就很给力了
评论
所以以后内存除了比拼颗粒，还要比拼稳压单元了。
又可以涨价了
评论
这个市场持续萎靡的情况下，估计大规模进入零售市场得等到22年吧。
评论
所以NVDIMM还是那么贵
评论
可以考虑普通DRAM DIMM -> Optane DIMM -> Optane SSD
评论
翻译不错
现在内存的槽点主要是价格，其次是新一代内存的普及速度。。
评论
太长了 都没有看完
评论
慢慢等
评论
搞不好DDR5比pcie4更早上马？
评论
日他喵的涨价，pc不景气就是三丧起的头
评论
现在内存都涨上太空了
评论
等降到去年的价格再加四条内存
评论
INTEL那个传说中的2020全新架构，能用上DDR5么
评论
去年西安电厂也有原因，前两天国外的多晶硅又炸了，没法愉快玩耍了
评论
intel 2020架构真的只是传说，连ppt都不敢出
想当年intel core2大翻身前，早有pentium M和酷睿1代打基础了
评论
据传除了西安，还有别的工厂也boom了 电路 电子 维修 求创维42c08RD电路图 评论 电视的图纸很少见 评论 电视的图纸很少见 评论 创维的图纸你要说 版号，不然无能为力 评论 板号5800-p42ALM-0050 168P-P42CLM-01 电路 电子 维修 我现在把定影部分拆出来了。想换下滚，因为卡纸。但是我发现灯管挡住了。拆不了。不会拆。论坛里的高手拆解过吗？ 评论 认真看，认真瞧。果然有收
·日本中文新闻 唐田绘里香为新剧《极恶女王》剃光头 展现演员决心
·日本中文新闻 真子小室夫妇新居引发隐私担忧
·日本中文新闻 前AKB48成员柏木由纪与搞笑艺人交往曝光
·日本学校 ｛日本国际学校｝梅田インターナショナルスクール
·日本学校 LINE：sm287 陳雨菲、20歳、台湾からの留学生、東京に来たばかり
·日本留学生活 出售平成22年走行48000km 代步小车
·日本华人网络交流 円相場 一時1ドル＝140円台まで上昇？
·日本华人网络交流 问日本华人一个问题
·日本旅游代购 富山接机
·生活百科 英国转澳大利亚转换插头
·汽车 【求助】修车遇到困难怎么办？