（本贴对应于1:47秒开始的内容）（有条件的朋友还请到B站点个赞 收藏一下什么的 能投币就更好了）
从浮栅MOSFET说起
小贴士：作为半导体名词时，栅不念zha，读shan
一切的一切，都可以追溯到1967年姜大元和施敏在贝尔实验室里的发现。他们捣鼓出了一种新的结构——浮栅MOSFET，可以把电子牢牢关在基板和金属浮栅极之间的一片小小导体中。这种结构，是NAND闪存的基础。而在今天的电脑、手机、存储卡、洗衣机、微波炉，甚至门禁卡、交通卡中，NAND闪存无处不在。
幻灯片17.JPG (110.07 KB, 下载次数: 0)
由于在3D NAND的蚀刻工艺中生长垂直方向的氧化物—导体界面比较困难，许多厂商在3D NAND中使用氧化硅族的绝缘材料替代了FG-MOSFET中实际作为导体的掺杂多晶硅，形成了电荷阱MOSFET（Charge Trap MOSFET）——在浮栅MOSFET中，电子虽然被锁在小房间里，但可以在小房间内保持自由运动，而在电荷阱MOSFET中，“存”的电子被镶嵌在氧化硅内部，相比之下会更“动弹不得”。
当导体（浮栅）中有电子被关进去的时候，我们需要在栅极上加一个比平时更加大的电压才能让MOSFET导通。因此，通过不同电压下FG-MOSFET是否通电，我们就能判断出有没有电子被“关”在了里面。相比之下，没有关押电子的浮栅MOSFET，就好像关押了正的载流子一样。我们认为，存了虚拟正电荷的MOSFET代表“1”，而存了实实在在的负电荷的MOSFET代表“0”。
幻灯片19.JPG (70.73 KB, 下载次数: 0)
幻灯片20.JPG (72.48 KB, 下载次数: 0)
接下来，我们将用这组符号来简化浮栅MOSFET。当我们不了解其中存储的内容时，我们会在浮栅下面的导体中标上一个问号。
幻灯片21.JPG (33.16 KB, 下载次数: 0)
现在我们来将两个浮栅MOSFET摆成了类似于NAND闪存结构的样子。接地后，我们配上一个上拉电阻，将其连接到一个高逻辑电平（逻辑电平为1）的电源；将两个浮栅MOSFET的栅极，分别标为XA和XB最后我们来；我们来测量Y点的逻辑电平。如果栅极为1，我们就将浮栅MOSFET看作是导通状态。于是我们可以得到一张与NAND（与非）逻辑的真值表一样的逻辑电平表。这就是NAND闪存得名的原因。
幻灯片23.JPG (58.8 KB, 下载次数: 0)
这种目前全世界最流行的存储介质结构是在1987年日本东京的东芝公司的办公室里第一次被提出来的。而“闪存”这个名字，出现在NAND闪存发明之前。外冈富士雄在1984年写完了NOR闪存的论文之后，总想给他起个好听的名字再把论文投出去。隔壁DRAM部门的有泉昇次当时和外冈还在合作另外一篇论文《An 80 ns 1 Mbit MASK ROM with a New Memory Cell》，面对苦思冥想找不到好名字的外刚脱口说出了FLASH这个名字——最终，外冈给这篇论文起的名字是《A New Flash E²PROM Cell using Triple Polysilicon Technology》。
当时的对话，在外冈富士雄获得本田财团年度颁奖时，由当时共事的作井康司作为代理获奖感言的一部分，披露了出来
幻灯片25.JPG (190.83 KB, 下载次数: 0)
将图纸与实物对应
实际闪存中的位线（Bit line）电路并没有上拉电阻这种东西。存储的值需要依靠接地前的电流测量电路测量出的电流大小来判断。NAND闪存擦除的最小单位是块（Block），在每一个块中紧凑排列着许多的位线，而垂直于位线方向，同一排的栅极连接在一块构成了字线（Word line）。
幻灯片27.JPG (142.33 KB, 下载次数: 0)
幻灯片28.JPG (134.33 KB, 下载次数: 0)
在位线上，读取单个bit信息的流程大概可以简化成这样：
幻灯片30.JPG (81.99 KB, 下载次数: 0)
幻灯片31.JPG (108.61 KB, 下载次数: 0)
幻灯片32.JPG (90.19 KB, 下载次数: 0)
幻灯片33.JPG (109.55 KB, 下载次数: 0)
幻灯片34.JPG (65.14 KB, 下载次数: 0)
不难发现，在同一时间，在同一条位线上，我们只能读取到一位的数据。要满足数据吞吐量，也就是传输速率的需求，我们需要一次读取多条位线上的信息。这就让我们迎来了实际SSD中数据读取/写入的最小单位：页（Page）
幻灯片16.JPG (90.11 KB, 下载次数: 0)
幻灯片17.JPG (162.25 KB, 下载次数: 0)
外形越来越小，容量越来越大：存储密度的提升之旅
因素1：摩尔定律
闪存是一种半导体，也遵循摩尔定律。这张来自英特尔的等比例晶圆照（Die shot）展现了摩尔定律的力量。同样是8GB容量的晶元，在20纳米制程下所需要占用的面积，都不到34纳米制程下所占面积的一半。
幻灯片38.JPG (152.96 KB, 下载次数: 0)
幻灯片39.JPG (121.29 KB, 下载次数: 0)
硅棒切割出一片片的晶圆，而晶圆经过光刻、蚀刻等各种工艺成为了具备功能的芯片。单片晶圆上能制造的芯片数与摊薄后的成本息息相关，要降低芯片的成本，缩减占地面积非常重要。
然而光是节约用地还不够，从这里栅极电压上的加号数量上，工程师们看到了新的可能性。
因素2：MLC/TLC/QLC/PLC/……
我们将存着虚拟正电荷的状态看成是“11”，然后用格雷码（Gray Code）来保证相邻两种状态的编码间只有一位的数码不同。这么一来，在MLC闪存的每个FG-MOSFET上，就有了高页和低页（Page）。
幻灯片43.JPG (105.53 KB, 下载次数: 0)
幻灯片45.JPG (72.05 KB, 下载次数: 0)
如果我们只需要高页所存的数据，我们可以施加两个半加号的电压。如果导通了，我们就认为高位上存储的数据是“1”；没有导通，那么我们就认为存的是0。而低页的数据则需要等到第二轮施加对应的电压才能知道了。对于SLC来说，一个字线上只有一个页的数据数据量，MLC则直接翻倍了。
然而，有得必有舍。我们可以将MLC的临界电压画出来，和SLC的进行对比。假设我们想存的是电子最多的情况（SLC中的“0”/MLC中的“01”）。经过长年累月的使用或者静置，关进去的电子也许会找到各种方法越狱。对于SLC来说，逃走了一大半的时候，才会出现读取的错误，而对于MLC来说，只要逃走一小撮电子，数据就会走样了。
幻灯片48.JPG (71.21 KB, 下载次数: 0)
幻灯片49.JPG (76.32 KB, 下载次数: 0)
幻灯片9.JPG (99.72 KB, 下载次数: 0)
而对于MLC/TLC/QLC/PLC而言，单个存储单元上存在着＞1页的数据量。
幻灯片12.JPG (146.59 KB, 下载次数: 0)
幻灯片9.JPG (66.32 KB, 下载次数: 0)
幻灯片13.JPG (92.06 KB, 下载次数: 0)
如果同样是4GB的数据，在4GB的SLC颗粒上，每个单元被擦写一次，而在MLC的颗粒上，每个单元要被擦写2次，以此类推。擦写的频率会更高，损耗得也就越快。为了缩减成本，应对人们正在产生的越来越多的数据量，QLC甚至PLC终将是大众消费者无可避免的选择。更高的擦写频率外，TLC、QLC对于电子储存量本身的容错性就更小。
有些厂商的颗粒在硬件上支持pSLC技术，通过限制字线上的页数或者其他方式，来延长颗粒的擦写寿命。另外，闪存所处环境的温度也能对数据的长期保存造成很大影响。如果你希望存在闪存介质中的数据在10年后还能正常打开，除了尽量选择SLC颗粒外，还尽量要避免高温的环境。较低的温度，能够让电子更加“安分”，在浮栅中保持更为稳定的性质。
应对越来越不经擦写的闪存单元，厂商拿出的解决方案是增大ECC纠错的冗余存储。由此一来，主控的纠错将有越来越重要的意义，部分厂商已经开始布局host-managed NAND flash，为了避免主控孱弱的算力不足以支撑纠错的巨大计算量，将主控的许多运算（如损耗平均等）交由宿主端的CPU，或是数据中心服务器集群中专门安装的FPGA计算卡来完成。典型的例子，就有西部数据在QLC SSD和叠瓦机械硬盘产品线上面向数据中心专业用户推出的zoned storage产品线。
因素三：物理极限前建起万丈高楼——3D NAND
幻灯片50.JPG (62.88 KB, 下载次数: 0)
幻灯片51.JPG (53.56 KB, 下载次数: 0)
当制程走到10纳米以下时，在房间太小、墙壁太薄的双重作用下，电子“越狱”的几率会越来越高。除此之外，量子力学中描述的隧穿现象也会极大干扰正常的读写，电子甚至会在临近的MOSFET单元间反复横跳，相互串门。于是工程师们需要搞一些新东西，这就是最近几年很火的，拯救了TLC寿命和读写表现的3D NAND。
2010年以前，在制造端，蚀刻工艺还没有被半导体的工厂所吃透；而在需求端，没有4K，没有8K，没有抖音、没有快手；就算是安卓旗舰，也拍不了1亿像素的照片，需求还没有这么迫切。但随着时代飞速发展，在2013年左右，在全产业链似乎要撞向10纳米极限的时候，蚀刻工艺终于成熟。人们开始抛弃平房，在硅片上建起了高楼大厦。从一开始的24层，到近几年的64层、96层。
幻灯片52.JPG (153.24 KB, 下载次数: 0)
近来，国产的力量也茁壮成长。在2020年4月，紫光集团旗下的长江存储一鸣惊人，领先全球率先量产了当时最高密度（1.33Tb/Die）的128层QLC芯片，这种芯片单位面积的存储密度已经比肩2D时代5 nm制程的理论极限。
通过类似但不同的结构，在3D NAND中，原来的板房成为了带“全景阳台”的环形房屋，避免了曾经挤不下的尴尬，甚至给QLC时代的发展留下了空间。
幻灯片53.JPG (162 KB, 下载次数: 0)
幻灯片54.JPG (116.9 KB, 下载次数: 0)
不过3D NAND这条路，也并不是平坦的大道。随着楼层越盖越高，各种奇奇怪怪的问题也逐渐显现，如蚀刻到不了“楼底”，或者蚀刻着就偏离了垂线。在实际使用中，由于一切操作都是在立体结构上进行，3D NAND对于温度的敏感性也比2D NAND更高。
可以看到，今天唾手可得、价格一路走低的闪存，看似并不是那么“高大上”的产物，但背后的工程挑战尽是困难重重，在许多厂商给出的路线图中，2021年，大家都朝着200层3D NAND的目标进发，让我们拭目以待。
拓展：擦写原理
损坏很多时候都是由于过度擦除和写入导致的——浮栅与基板间的绝缘体本身就很薄，而为了使得电子发生定向隧穿，需要18~20伏左右的高压形成足够“有力”的电场。久而久之，绝缘层会退化，直至“支离破碎”。
幻灯片5.JPG (166.33 KB, 下载次数: 0)
幻灯片7.JPG (120.33 KB, 下载次数: 0)
幻灯片8.JPG (124.58 KB, 下载次数: 0)
拓展：蚀刻制造工艺
这是美国Applied Materials公司制作的宣传片，讲述了3D NAND制造的各个工艺。
评论
技术贴顶一下
评论
学习了
评论
硬核科普，楼主费心了
评论
好帖，帮顶。
评论
非常专业！SLC肯定是最好的，但高昂的成本限制了商业化，有时候产品不一定是做得好的卖得好
商业化是个非常复杂的课题，成本控制才是第一位的
评论
10前用固态还留一部分不分区，用来磨损平衡的，现在不讲究了，随便用，坏就坏，多备份几个地方
评论
外冈当年就是想要让半导体存储器能在成本上能与机械硬盘竞争，才搞了NAND厂商所做的还是迎合市场需求为主
QLC时代，SSD存的已经是数据的“概率近似”，而不是数据本身了
下面这个纪录片挺有意思的，值得看看
评论
比较新的文件云端备份一下
存档还是PMR硬盘或者光盘比较靠谱
评论
技术贴先收藏再看，楼主辛苦了！
评论
很棒的文章
评论
关于SSD有个问题我一直无法理解，很多人说闪存寿命不是问题，因为主控会先挂掉，但是按照我的理解主控不是相当于CPU么，为什么会比闪存先挂呢？
评论
闪存颗粒像是一片藏着宝藏的区域，而主控里存着独一份的藏宝图，上面还写着装着宝藏的保险箱的开箱密码。异常断电等情况可能也就一个块或者三四页数据损坏，但一旦“藏宝图”受损，宝藏也就都拿不出来了。
而由于SSD主控的损耗平均、差错纠错等算法设计都能影响性能表现，各家厂商都开发了自己的闭源方案，互不共享，也不公开。藏宝图所用的符号体系也都不通用，很难恢复受损的藏宝图。
相比“挂掉”，更恰当的比喻可能是“脑死亡”或者“失忆”。
评论
很好的文章，仔细阅读一下。
评论
一点小建议：楼主做这个视频的时候忽略了大部分普罗大众的知识背景，很多基础知识概念都需要经过专业训练的计算机专业从业者才能明白。如果是普通消费者看这篇文章只能是一头雾水不知所云。建议以后做这种视频把要用到的最基础的概念用最通俗的语言描述清楚。
评论
因为正常使用，10年也很难写到寿命满（除非用来下BT PT）
但是主控因为温度、异常掉电、电源质量等原因
很容易比颗粒死得早
我的镁光M4就是先挂的主控
评论
谢谢提议，因为也是业余制作，曾经尝试过把概念再简化一些，但是确实在表达能力上遇到了一些瓶颈。在可视化上还是倾注了一些力气，希望能通过动画辅助理解。
一些结论也是单凭网上搜索很难找到的，NAND闪存得名中“NAND”部分的缘由最说得通的解释是本科一本双语教科书，而“闪存”得名也是溯源了很久才找到了出处。
现在还是很倾佩回形针、硬件茶谈这样规模化的团队的，能做的事情比我单兵作战要多得多。
评论
赞，通俗易懂的小白科普，希望楼主再搞个3D-xpoint科普文，感觉那东西才是未来。
评论
外冈富士雄，未来的诺贝尔物理学奖吧
评论
支持一个。感谢楼主辛苦制作；
评论
理解了，感谢
评论
LZ辛苦，三连送上
评论
那目前主控最稳定的是什么？想找个耐操稳定的nvme做系统盘，吧唧一下用五六年不坏不掉速的那种
评论
我在看到编码用格雷码那里的时候思路卡了一下
评论
格雷码 S1:11 S2:10 S3:00 S4:01
朴素减 S1:11 S2:10 【2】 S3:01 S4:00
如果从电子储量从S3掉到S2附近，格雷码只会影响一页的数据，而正常递减的二进制会影响全部两页的数据
TLC下举例可能更明显一些
格雷码 S1:111 S2:110 S3:100 S4:000 S5:010 S6:011 S7:001 S8:101
朴素码 S1:111 S2:110 【2】 S3:101 S4:100 【3】 S5:011 S6:010 【2】 S7:001 S8:000
评论
非常抱歉哈，只是出于兴趣研究了一下原理，没有对各个厂商的实际产品做过了解。
掉速起码有以下两个原因：
随着已用空间增大，出于损耗平均的需要，会需要“搬运”一些陈旧块上的信息到一些新块上
随着使用时间延长，随着绝缘层材料的退化，需要纠错的比例会逐步上升
最稳定这个，还是要看实测，毕竟各家主控固件都是闭源的，很难分析出来
评论
科普不错，学习了解一下。
评论
视频平台的推送算法还是比较迷惑，不像CHH上很稳定，互动的数据还是挺重要的，非常感谢支持！
评论
支持科普贴
评论
3D XPoint使用了原理与相变材料类似（或者就是用的相变材料，但英特尔回应模糊、不置可否）的材料来存储数据，擦写操作也是通过不同等级的电压来改变材料的导电性能（阻值）达成的，读取则施加一般的电压，测量电流反推电阻可知存储的值。
浮栅管有4个输入输出端口，控制、基板、源、漏，而XPoint的单个存储单元无需控制极电压进行开关操作，可导电的电压区间很广，就可以只保留类似浮栅管中源和漏的顶端和底端2个输入输出端口即可。
缺陷也是有的，比如现在还没有MLC的对等技术。
理解了，格雷码以前在编码盘和数字电路防冒险那边学过，这种用法还是第一次，不过仔细想想原理都是差不多的，防止多位同时变化？
评论
还真就东亚这边这块更厉害点
评论
不错，device方便内容多了些，下次可重点介绍下process细节。
评论
感谢提议，之后有机会的话思考一下！
评论
前者原理差不多，后者指的是防止race condition吗？这个我还真没听说过，能否展开讲讲
评论
收藏，学习。有错别字，有句话的MLC写成了MFC。
评论
感谢纠错 已经修正！
评论
和编码盘那个是一样的，就是每次只有计数一位变化，防止存在两位同时变化时由于各位输出逻辑电路延迟不一致，导致读取时正好读到一位变了另外一位没变的错误结果（既不是前一位数也不是后一个数），进而导致冒险。
评论
get了 这个之前学时序电路的时候倒是没有学过这个 学习了 确实原理都差不多
评论
之前本科数电做实验的时候还遇到过这种跳变一下的情况，最后懒得用格雷码，加个电容不知怎么解决了
评论
小白看不懂
评论
哪块开始卡了可以说一下 看看能不能再详细解说下 电路 电子 维修 求创维42c08RD电路图 评论 电视的图纸很少见 评论 电视的图纸很少见 评论 创维的图纸你要说 版号，不然无能为力 评论 板号5800-p42ALM-0050 168P-P42CLM-01 电路 电子 维修 我现在把定影部分拆出来了。想换下滚，因为卡纸。但是我发现灯管挡住了。拆不了。不会拆。论坛里的高手拆解过吗？ 评论 认真看，认真瞧。果然有收
·日本中文新闻 唐田绘里香为新剧《极恶女王》剃光头 展现演员决心
·日本中文新闻 真子小室夫妇新居引发隐私担忧
·日本中文新闻 前AKB48成员柏木由纪与搞笑艺人交往曝光
·日本学校 ｛日本国际学校｝梅田インターナショナルスクール
·日本学校 LINE：sm287 陳雨菲、20歳、台湾からの留学生、東京に来たばかり
·日本留学生活 出售平成22年走行48000km 代步小车
·日本华人网络交流 円相場 一時1ドル＝140円台まで上昇？
·日本华人网络交流 问日本华人一个问题
·日本旅游代购 富山接机
·生活百科 英国转澳大利亚转换插头
·汽车 【求助】修车遇到困难怎么办？